第477回

Ryzen 9 9950X3D2最速レビュー　デュアル3D V-Cacheで開発者・クリエイター向け最強CPUになった驚きの実力を解説

2026年04月21日 22時00分更新

コア間レイテンシーは変わらない

　本格的な検証を始める前に、各CPUにおけるコア間の距離、つまりコア間レイテンシーをチェックしておこう。Ryzen 9 9950X3Dから9950X3D2に進化するにあたり、CPUのコア間レイテンシーに差異は生まれるのだろうか？

　先日Core Ultra 200S Plusシリーズの検証でも利用した「core-to-core-latency-plus」を使って、コア間レイテンシーを計測してヒートマップを作成した。実行時は「core-to-core-latency-plus 5000 300 -b 1」とし、計測ループ5000回、300回のサンプルからレイテンシーの平均値を求めている。さらに本稿ではこれを連続して30回実施し、ヒートマップを作成した。数値の単位はすべてns（ナノ秒）である。

　数値が白抜きと黒字のマスがあるが、黒字はレイテンシーの範囲（15ns〜95ns）を基準として中央の50％（35ns〜75ns）に該当するものに使用し、白抜きは上位および下位25％（＜35nmもしくは＞75ns）に入っているものに使用している。つまり白抜きの数値がある場合はとてもレイテンシーが小さいか、大きいかのどちらかを示しているのだ。

Ryzen 7 9850X3D：core-to-core-latency-plusで30回計測したログから作成したコア間レイテンシーのヒートマップ

　上図において特にレイテンシーの短いペア（コア0-コア1およびコア1-コア0）は、SMTによって生まれた物理コア-論理コアのペアであることを示している。それを除外しても、1CCDで完結するRyzen 7 9850X3Dのコア間レイテンシーはどのコアにおいても極めて短い。

Ryzen 9 9950X3D：core-to-core-latency-plusで30回計測したログから作成したコア間レイテンシーのヒートマップ

Ryzen 9 9950X3D2：core-to-core-latency-plusで30回計測したログから作成したコア間レイテンシーのヒートマップ

　2CCDで構成されているRyzen 9 9950X3Dおよび9950X3D2のコア間レイテンシーは同一CCD内か外かで極端に異なる。CCDをまたぐコア間のレイテンシーは85〜93nsと非常に大きい。Ryzen 9は8コアのRyzenを2つくっつけたような構造なっていることがよくわかる。

　そしてRyzen 9 9950X3D2は、3D V-Cacheをデュアルで搭載してもRyzenの設計的な弱点は覆らないことがこのヒートマップから示されている。これを打開するにはチップレット構造を止める（これはRyzenのアイデンティティー放棄に近い）か、3D V-Cacheそのもののブレイクスルーが必要だろう。

Core Ultra 7 270K Plus：core-to-core-latency-plusで30回計測したログから作成したコア間レイテンシーのヒートマップ。白抜き文字と黒文字が出現している

　このCore Ultra 7 270K PlusのヒートマップはCore Ultra 200S Plusシリーズのレビューで取得したものと同じだが、かなり印象が違って見えることに気がついただろうか？　今回はRyzen 9 9950X3D2などと比較するために色の対応を同一にしている。

　こうして同じスケールで比較すると、Core Ultra 7 270K Plusのコア間レイテンシーは全体的にとても小さくまとまっていることが分かる。ただコア間レイテンシーはCPUの性能のすべてではないし、インテル製CPUにはハイブリッドデザインであるがゆえのクセ、アーキテクチャーに依存する電力効率問題があるという点を忘れてはならない。