ロードマップでわかる！当世プロセッサー事情

第877回

「不良品ゼロ」と「水冷NG」の狭間で。ルネサスが明かした車載チップレットSoCのリアル

激変する消費電力への対策
電力供給レーンの追加とLock Stepの進化

　最後が電力供給の話である。性能が上がるということは、より大きな消費電力になるとほぼ同義語であり、この結果、モードごとの消費電力の差が大きくなっている。

Ignition switchという表記がなんか古めかしい。要はエンジンスタートボタンのOn/Offと思えばいい

　上の画像をもう少し細かく分析したのが下の画像で、5mWから20Wオーバーまで振れ幅が大きいのがわかる。

やはりカメラが動いていると10W弱を消費するのは仕方がない。逆に休止状態に入ると30mWや5mWまで下がるのだからすごいとも言える

　この急激な消費電力増加を従来型のパワーレーンで実現しようとすると、IR dropが倍になるという見積もりとなる。

右グラフの赤が推定値。電流密度が倍になればIR dropは倍であり、無駄になる消費電力で言えば4倍(電流の2乗に比例)になる計算だ

　そこで今回はチップの内部にも電力供給レーンを追加することで、電流密度が倍になってもIR dropを従来より13%下げられたとしている。

Power Gatingのための2nd PSW(Power Switch)をチップ内部にも配したことで、周囲のRing上のPSWがラッシュ電流を抑え、チップ内部のPSWがインピーダンス均一化に貢献した、と同社では説明している

　それと意外に重要なのがLock Step動作。Lock Stepというのは2つのコアが同期して動作すると共に、常時両方の状態を監視。片方のコアに異常が発生したらそのコアを休止させ、もう片方で処理を実行する(この切り替えはリアルタイムで行なわれる)というもの。

　古いところではTandemのマシンに採用されているが、とにかく停止させて再起動できない(走行中にコンピュータの再起動がおきるなんて悪夢でしかない)環境で採用されている。

　自動車の場合、安全規格であるISO 26262という仕様の中にASIL-D(目標故障率が10億時間あたり1回未満)があり、これを満たさないといけないのだが、プロセッサー1個で実現するのは不可能である。

　そこで複数のプロセッサーを同時に動かして、故障が起きたら正常なものに切り替えることでこのASIL-Dを満足させているわけだが、故障時はともかく正常時には消費電力が2倍になるわけで、ということはそれを1つのパワースイッチでまかなうと電流量が2倍になり、IR dropが著しい。

　そこでLock Stepを構成する2つのCPUに加え、その2つのCPUを監視するユニット(DCLS Compare)も独立したパワースイッチを使うことで、各々に流れる電流を抑制する方式を取ったとする。

ここで言えばDCLS(Dual Core Lock Step)Masterが1つ目のCPUコア、DCLS Checkerが2つ目のコアとなる

　下の画像が今回試作したチップの構成で、3nmでありながら自動車用としてはかなり大きな、312mm²ものダイサイズになったそうだ。

自動車用の場合、そのプログラムを外部のNAND Flashなどに搭載することそのものが故障につながる(物理的に故障が起きやすい)ということでEmbedded Memory(Flash、MRAM、PCMなど)を使うことが多いのだが、さすがに3nmプロセスではEmbedded Memoryを構築するオプションがないようで、外部にUFS 4.0を2ch接続する(しかも2レーン構成)という仕様になっている

　ちなみにこれはSoCダイの構成で、これとは別にチップレットが付く形になるのだが、そのチップレットとの接続の実績が下の画像で、51.18GB/秒のRead/Writeが可能であることが実証できたとする。

チップレットとの接続の実績。理論ピーク値が51.2GB/秒なのでほぼこれに同等である

　今回の構成は同社のR-Car X5Hとして実装されている。R-Carシリーズの一覧はこちらだが、R-Car X5Hに関してはリリースこそ出ているものの詳細はまだ未公開となっている。ただ自動車向けSoCも、こうしたいろいろなことを気にしないと実装できないほどに高度化してきている、という状況はご理解いただけるだろう。