週刊アスキー

  • Facebookアイコン
  • Xアイコン
  • RSSフィード

インテル製GPU「Crescent Island」の正体、容量480GBメモリーでエージェント型AIとKVキャッシュ問題に挑む

2026年09月14日 12時00分更新

320bit幅LPDDR5xの実装手法と異例の省電力制御

 もう少し詳細にXe3pの変更をまとめたのが下の画像である。比較対象がコンシューマー向けのArc BシリーズやPanther LakeのiGPUなのでややわかりにくくなっている(特にXeコアの数は誤解を招きそう)だが、コアの数そのものは変わらない(実際B70は32 Xeコア構成である)ものの、FP4のネイティブサポートと内部構造の改良、キャッシュの大容量化、それと最大480MBものLPDDR5xの搭載が主な差別化のポイントになっている。

このメモリー搭載量と処理性能を考えると、Crescent IslandはRubinやMI400の対抗というよりGroq LPUへの対抗と考えるのがわかりやすい

 一つわからないのがFP64のフルサポートである。これはVectorの方であるが、FP64ユニットが8つ搭載されている。Xeコアあたりで言えば64 FMAユニットである。ということは、1サイクルあたり4KFlopsほど。3GHz動作なら12TFlopsの演算性能となる。

 高速と言えば高速だが、H100やInstinct MI300X、あるいはData Center GPU Max 1550あたりと比べるとかなり控えめ(H100が33.5TFlops、MI300Xが81.7TFlops、Data Center GPU Max 1550も52TFlops程である)であり、性能としては中途半端である。

 それにCrescent IslandはAI向けに特化しているのでFP64を利用する用途が思いつかないというのもある。あるいは、記事冒頭の画像にある「Next Gen PC」向けになにかFP64が必要な要素があるのかもしれないが、このあたりは不明である。

 下の画像がCrescent Islandのフロアプランとなっている。フロアプランはいいのだが、細かいパターンが隠れてしまってよくわからなくなっているのが問題である。

PCIeがGen 5 x16というのは意外だった。時期を考えればGen 6でも不思議ではないからだ。あとCrescent Island同士をつなぐインターコネクトの類は一切存在しない

 ただ幸い(?)にも、講演のスライドの表紙に下の画像が張られており、下辺がメディアエンジン+PCIe、左右および上辺がLPDDR5xのPHY&コントローラーであると推察できる。

パッケージは左が見切れているが、こういう形で掲載されていたので仕方がない。とりあえずダイの様子はこれでわかる

 ここでLPDDR5xのPHYの数を数えると20個、コントローラーが10組であると推察できる。おのおののPHYが16bit幅だとすると320bitのLPDDR5xという計算になる。SK Hynixは2023年8月に容量24GBのLPDDR5xを発表しており、これを20個並べると480GBになるので、このページ最初の画像にある「Up to 480GB LPDDR5x」の記述ともつじつまが合う。

 「Up to」というのはそもそも現在24GB LPDDR5xはDRAMベンダー各社ともに壮絶な品薄で高価についてるからで、16GBあるいは8GBのLPDDR5xを積んだSKUも用意されるためと想像される。

 帯域の方は? というとLPDDR5xは8533Mbpsはもう堅いので、これが320bit幅では340GB/秒ほどとなる。HBMに比べるとだいぶ低めではあるが、そもそも演算性能がHBMが必要なほど高速ではないことや、性能/消費電力比を重視していることを考えると、妥当な構成に思える。

 下の画像が主要な特徴であるが、もうここにも明確にあるように3D演算やレイトレーシングなど、通常のGPUに欠かせない項目がキレイに抜け落ちている。

3Dを扱うGPUならTMU(Texture Mapping Unit)も必須だが、当然これも省かれている。そういう意味では、記事冒頭の画像に出てきた「Next Gen PC」にXe3pをそのまま搭載するのは難しい。GPUではなくNPUとして搭載するのかもしれない

 これはArc Pro Bシリーズの後継といいつつも、クラウドGPU的な使い方は想定していないことを明確に示しているように思える。あと最適化が、Vmin(最小動作電圧)時のFmax(最大動作周波数)を最大にするようになっているのも興味深い。

 Active Idle Powerが50W、Low Power Idleは10Wとかなり待機時の消費電力は控えめになっており、また内部の動作状態がG0~G8まで相当細かく設定可能というのも、GPUとしてはかなり異例な構成に思える。もっともG0~G8の間が全部あるか? というとそれも謎で、例えばG0/G1/G2/G5/G8みたいに不連続に飛んでいる可能性もある。

 下の画像が信頼性に関する話である。最近は推論といっても大規模なLLMを動かすとなると複数枚のGPUが連携して動く関係で、ある1枚が動かなくなると、連携を組んでいた全体が止まることになりかねない。そこで信頼性を高めるのための配慮がいろいろ用意されるのはデータセンター向けとしては当然ではあるのだが、機能がほぼXeon並みになっているのが特徴である。

Error Injectionは意図的にエラーを発生させる仕組みで、セルフテスト時にこれを利用して正しくエラーレポートが出るかの検証に利用される。これはXeonにも搭載されている

 もっともここでの信頼性は「エラーが発生したらそれをレポートして対応(メンテナンス)をしやすくする」という方向性で、「エラーがあっても処理を止めない」方向に関してはECC+パリティ程度である。

 XeonではSKUによってはChipkill(故障を起こしたDRAMをダイナミックに切り離す)機能を持つものもあるが、さすがにそこまでの必要性はないと判断したのだろう。

この記事をシェアしよう

週刊アスキーの最新情報を購読しよう

本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事