信号速度は400Gbpsへ
3200G実現に立ちはだかる技術の壁
そんな3200Gであるが、いろいろ変化が発生するとしている。信号速度が倍になる関係で、モジュラーも新しいものが必要になるし、トランシーバー・モジュールそのものも新しくならざるを得ない。
最大の問題はシリコン・フォトニクスが400Gには対応できないことだろう
基本的な構成そのものは1600Gと変化がない。ただ信号速度はASICあるいはスイッチとの信号配線が400Gbps(200GT/秒 PAM-4)に跳ね上がるので配線長を相当絞らないと難しいし、DSPに求められる処理性能も倍増するため、動作周波数を引き上げる程度では追い付かない。おそらくプロセスの微細化も必要だろう。
1600GイーサネットのDSPはTSMCのN4/N3(初期にはN5だったがN4にシフトした)で製造されていた。おそらく3200GではN2が必要になるだろう
さてまずModulation(変調)方式。シリコン・フォトニクス以外にInP(リン化インジウム)、それとTFLN(薄膜ニオブ酸リチウム)の3方式が候補に挙がっている。この中でInPは相対的に古くから採用されてきており、性能や量産方式は問題ない一方、温度の影響を受けやすい欠点がある。TFLNは比較的最近注目されており、性能や温度非依存性などでは優れているものの、まだ量産には課題が残っている。
シリコン・フォトニクスは量産性などは優れているが、200Gは厳しいとみられている
この3方式の消費電力を比較したのが下の画像だ。20mというのは一列に並んだラックの横方向の接続には問題ないが、奥行方向の接続まで加味するとおそらく足りない。したがって、2kmの試算を見るのが正しいと思うが、現行のシリコン・フォトニクスの100/200Gに比べると400Gでは大きく効率を引き上げられる、としている。
なぜかシリコン・フォトニクスの20mがないのが不思議だが、Optical Engineの消費電力はおそらく5pJ/bit程度で、トータル9pJ/bit程度と想像される
これをもう少し誇張したのが下の画像で、大きく効率を向上できるとしている。
SerDesの消費電力が下がるのは、性能が倍になっても消費電力は倍にならないから。一方でOpticsは発光効率がTFLNが非常に良いことに起因する
ほかの問題を全部まとめたのが下の画像である。この中で比較的解が見えているのは一番上(プロセス微細化で消費電力を下げる)だけであり、他の物はまだこれから解決しないといけないものばかりである。
Optics Technologiesに至ってはグラフェンまで名前が出ているあたり、まだいろいろ問題は多いということだ。CPCに関しては基板から直接ケーブルが出るようなイメージを想定しているように見えるが、本気なのだろうか？
もう少し現実的に8×400Gを実現しようとすると、特性の良いPAM-4変調を実現できる素子が必要で、シリコン・フォトニクスでは不可能である。またコネクターも200GT/秒の信号を通せるものが必要であり、現時点でベストなのはCPC(Co-Package Copper)であるとしている。
現時点ではPAM-4がIM/DD(強度変調・直接検波)を利用する場合の現実的な解だとしている。IM/DDに頼らない方法としてはコヒレント変調という方式があって、こちらは主に長距離向けに広く使われているが、コストも消費電力も大きくなりがちであり、短距離の接続にはやや過剰である
この場合のCPCとは、要するにシリコン・インターポーザーなどを使った基板上の短距離配線の意味であり、これに直接接続できるようなコネクターを考える必要があるわけだ。
これらの難しさのポイントは、200GT/秒という信号速度に起因するものである。ではこれを下げるにはどうするか？ というと1つの案がPAM-6である。
Gearboxは信号速度と幅を変更するもの。PAM-6の場合、200GT/秒の4値の信号を170GT/秒の6値に変更する(そして反対側ではこの逆を行なう)必要がある。この回路をGearboxと呼ぶが、このGearboxの実装には8pJ/bitの追加の消費電力が必要になる時点であまり現実的ではない
PAM-6を使うことで信号速度は170GT/秒程度まで下げられるのだが、OSNR(Optical Signal Noise Ratio:信号とノイズの比)が4dB(2.51倍程度)悪化する。これをカバーするためには、より強力なFEC(Forward Error Correction:エラー訂正技法のひとつ)が必要になるほか、Gearboxの消費電力がバカにならないので現実的ではない、とする。
週刊アスキーの最新情報を購読しよう
本記事はアフィリエイトプログラムによる収益を得ている場合があります