ロードマップでわかる！当世プロセッサー事情

第885回

TSMCも次世代「CFET」の全貌を披露！ Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石

実用化は2031年か？ 2層ナノシートSRAMの成果と、同一ウェハー上での「Multi-Vt」実現

　さていよいよ今回の話である。なぜか2 Nanosheetのトランジスタが1 Nanosheetの場合と比較してどう改善されたかという話はなく、いきなり6T SRAMを構築した話が始まった。

右下図を見るとNanosheetがPMOS/NMOSともに2枚になっているので、これが今回の新発表だとわかる

　CFETを使うことで1bit分の面積が30%以上削減できる、というのは中央の図を見れば理解しやすい(NMOSとPMOSを横に並べていたのを縦に積むことで面積が削減できた)のだが、このSRAMの特性を測定したのが下の画像だ。

ただバタフライ曲線も子細に見ると、カーブの形状がやや異なっており、2 Nanosheetで特性が変わったことがうかがえる

　まず左がバタフライ曲線で、これに関しては2025年の発表と大きく差はないように見えるのだが、性能は改善しているとされる。中央がRSNM(Read Static Noise Margin)、右がWM(Write Margin)である。

　ここでLower costとHigher costの違いはBCT(Butted Contact:2つのInverterの間をつなぐ突合せ接合)の構築方法であり、Lower costは追加のEUVマスクを必要としない低価格なもの、もう1つはEUVマスクを追加する相対的に高コストな方法である。

　下の画像と比較するとRSNM/WMともにカーブの形状が変わっているのはSheetの数の違いに起因することもあるのだろうが、全体としてLower costでもHigher costでも大きく特性に差がない(Lower costの方でも十分実用になること)が示された。

2 Sheetに関しては、このスライド右下にあるHD SRAMとHC SRAMの特性の違いは示されなかった。HC SRAMのみを構築したのかもしれない

　またRSNMはSheetの数を増やすと値が大きくなる(1 Sheetでは160mVの手前で頭打ちになる)や、逆にWMはSheetの数を増やすと傾きが直線的になる(1 SheetだとVDDを増やすと急激にWMが増える傾向があった)など、SRAMの動作が改善されたとしている。

　次がRing Oscillatorの話である。なにしろ主要部分はインバーターだけで構成できるし、特性の測定などにも便利なのでロジック回路というと最初にこれを構築するのが当然であるが、こちらの特性そのものはすでに2025年に発表されている。ただ2 Sheetにしたことで、同じStandby Powerのままで動作周波数を15%ほど改善できたことが示されている。

左下のVDDとFrequency/Standby Powerのグラフは2025年の発表そのままのもの。右上のFrequencyとStandby Powerの関係のグラフが今回の追加分

　最後がMulti-Vtへの対応である。今回は160mV/120mVスパンで3種類のNMOS/PMOS向け電圧を同一ウェハー上で構築することに成功したとしている。これを可能にしたのが「革新的なダイポールパターニング」(Innovative dipole patterning)なのだが、こんな説明ではもちろん意味不明だろう。

今回はあくまで3種類のVtを持つPMOS/NMOSが製造できたという話で、これを使って効率化云々はまだずっと先の話である

　これはなにかというと、High-K膜などのゲート誘電体と界面層の間に極薄のLA₂O₃あるいはAl₂O₃などの金属酸化物を挿入・拡散することで界面にダイポールを形成するという方式だ。この際に、この薄膜の組成や厚みなどをうまく制御することで、細かなVt調整が可能になるというもので、例えばTSMCはこれに関して特許を取得している。

　ただこの特許は米国で2020年に初出願したもので、今回これと同じ技法が採用されているかどうかは不明だ。ただこうした技法により、複数のVtを同一ウェハー上で利用可能になったことが今回確認された、としているわけだ。

　今回の一連の発表は、CFETの実用化に向けてまた一歩進んだことをうかがわせるものではある。ただこれでそのまま量産というにはまだ時期尚早すぎる(少なくとも3FinのCFETは必要になるだろうし、Multi-Vtに関してもまだこれを組み合わせて複雑な回路を構築できるというレベルには達していない)。

　冒頭のロードマップに戻ると、少なくとも2029年はA14の派生型であるA13/A12が担うから、CFETが利用できるA10(?)は早くて2030年、実際には2031年にかかるかもしれない。imecのロードマップでも、CFETを使うA7が出てくるのは2031年になっている。今はここに向けて順調に基礎技術を積み上げていることのアピール、と考えるのが妥当だろう。