ロードマップでわかる！当世プロセッサー事情

第883回

TSMCのA16プロセスの詳細が判明！ 性能向上の主因はトランジスタではなく裏面電源供給（SPR）にあり？

　2026 VLSIシンポジウム解説の2回目はTSMCの"A16 Angstrom-class CMOS Technology featuring Enhanced Nanosheet Transistors with Super-Power Rail (backside direct contact power delivery) for AI and HPC Applications"、N2の後継であるA16プロセスの説明である。

ついに明かされたA16の詳細
トランジスタ構造はそのままに裏面電源供給（SPR）を導入

　下の画像がTSMCの公式のロードマップである。TSMCは現在N2の量産に入っている段階だ。

すでにN2の量産がスタートしており、N2Pの量産も今年後半にスタートする予定だ

画像の出典はTSMCのウェブサイトより

　N2は連載810回で紹介したが、N3までのFinFETからNanosheetを使ったGAA構造に移行した最初のノードである。一方A14以降に関するロードマップについては連載837回で紹介している。間に挟まれたA16に関しては、その存在こそ公開されていたものの、詳細が語られることはなかった。今回はそのA16に関して、一歩深い話が示された。

　下の画像がA16の概略である。実は今回、トランジスタ部の寸法などに関しては一切公開されていない(これはN2の時もそうだったが)。ただN2との違いとして、まずはSPR(Super-Power Rail:裏面電源供給技術、要するにBSPDN)を利用可能とした。当然ながら寸法などの変更もなされていると思われ、結果として同一電力なら8～10%の動作周波数向上、同一動作周波数なら15～20%の消費電力削減が可能であり、トランジスタ密度は7～10%ほど向上したとされている。

A16の概略。PPACtの最適化、という話はN2の時にもうあった気もする。NanoFlexとの互換性もあるという書き方をしているので、A16でもNanoFlexがサポートされるとみてよさそうだ

　さて、そのA16で今回前面に大きく打ち出してきているのがSPRである。下の画像の右側を見てもらうとわかるが、従来配線層の上面にあった電力供給層の配線をトランジスタ層の裏側に移行した形である。

左の図は、上側はトランジスタ上面から見た図で、N2まで使われていたMD(Metal Drain)の位置にVBが配されているのがわかる。下側は横から見た図で、エピタキシャル層の下にVBが位置している

　おもしろいのは、インテルがPowerVIAを実装した時にはトータルの層数が増えていた。Intel 4が15層+RDL(再配線層)だったのがIntel 4+PowerVIAでは14層+4層+RDLで合計18層+RDLという計算になるのだが、A16のSPRではトータル19層のままが維持されているようだ。もっともこれ、模式図という可能性も否定できないのだが。

　この配線層に関してはN2からA16への移行が容易、というあたりは配線層そのものはN2から大きく変わっていない模様だ。実際トランジスタ密度がほとんど上がっていないというのは、配線層は大きくいじっていない可能性が高い。