ロードマップでわかる！当世プロセッサー事情

第790回

AI推論用アクセラレーターを搭載するIBMのTelum II　Hot Chips 2024で注目を浴びたオモシロCPU

　Hot Chips第3弾は、IBMのTelum IIである。これはIBMのzシリーズの系列のプロセッサーとなる。IBMのzシリーズは以前連載502回で取り上げたが、高可用性/高信頼性を最大の特徴とするメインフレーム向けプロセッサーのシリーズである。連載502回ではz14までのラインナップを紹介したが、2019年にz15プロセッサーが発表された。

z196～z15までの変遷をまとめた物。z15ではコア数も増えたにもかかわらず、ダイサイズはz14と同じ696mm²と発表されている

10進演算がある珍しいzシリーズ
2019年にz15プロセッサーを発表

　z14→z15はどちらも同じ5.2GHz動作であるが、コア数以外に細かな性能向上の工夫が凝らされている。

同じSamsungの14nmプロセスを使っており、コアのエリアサイズ最適化によって同じダイサイズで2コア増え、しかもL3を倍量にしたことになるが、さすがにL3もなにか工夫が凝らされたものと思われる。ちなみにz14は61億トランジスタ、z15は91億トランジスタと説明されている

　処理パイプラインの構造そのものは、細かな改良は当然いろいろあるにせよz14とz15はほぼ同じで、6命令/サイクルのデコードを持つフロントエンドに、ALU×4+Load/Store×2、FPU/Vector×6のバックエンドという構成になっている。z15がおおむねz14の延長にあることはおわかりいただけるだろう。

z14(とz15)は、同じパイプが2本づつになっているので、FXU(Fixed eXecution Unit)が×4という計算になる。どうもレジスタ書き込みのみ(CCのあとFinになる)とメモリー書き込み(CC→WB→Finになる)では別のパイプになっているようだ

z15は基本z14と変わらず。Binary Float(2進数演算)以外にDecimal Float(10進演算)があるあたりがzシリーズである

　ちなみにシステム全体という意味では、z14では6つのCP(Central Processor)チップが1つのSC(System Controller)チップにつながっており、この7チップで1つのドロワー(要するにシャーシに収まるユニット)を構成する。

　SCは言ってみればドロワー間を接続するためのI/Oチップみたいな扱いだが、その672MBのL4も内蔵されている。これに対しz15では4つのPU(Processor Unit:z14で言うCP)と1つのSCでドロワーが構成されているが、SCには960MBものL4が搭載されているという違いがある。

　最大構成で言えば、z14の場合は24CP(つまり240コア)までサポートし、一方z15は20PUだがコア数で言えばやっぱり240コアになる。Xeonの8ソケット構成など問題にならないくらいの大規模なシステムが構築できる。

分岐予測を再設計したTelum
周波数はz15から据え置きでキャッシュを増量

　そのz15の後継として2001年に発表されたのがTelumプロセッサーである。Telumではややプロセッサーの方向性が変わった。まずチップそのものであるが、8つのコアから構成される。

8つのコアで構成されるTelumプロセッサー。BTBのエントリーが270K以上という信じられない数字になってるのはどう評したものか。猛烈に分岐予測を再設計したのがわかる

　おのおののコアの詳細は明らかにされなかったが、基本はz15までのパイプライン構造を踏襲しているものと考えられる。2スレッドのSMTというのもz13時代からずっと実装されている話で、このあたりは変わらない。

ブルーの部分はL2で8つのブロックからなるが、おのおののブロックは2つの16MBセグメントとして扱われる

　また動作周波数も5.2GHzで据え置きである。L3とL4は8コアで共通だが、コアあたりの容量は1.5倍になったほか、Virtual L3/L4が搭載された。このVirtual L3/L4は、以下の仕組みになっている。したがって、全コアが稼働中だとVirtual L3/L4は無効になる。

• 同一チップ内の非アクティブなコアのL2をL3として扱う
• 異なるチップ内の非アクティブなコアのL2をL4として扱う

　Telumのダイそのものは7nmプロセスを利用しているとあって530mm²とそれほど大きくないが、実際には2つのダイを1つのチップに搭載している。

この2つのダイは有機基板上に実装される。製造がSamsung Foundryであり、同社の当時の技術ではまだ合計1000mm²を超えるダイをシリコン・インターポーザーに載せきらなかったのだろう

　1つのドロワーには4チップが搭載されるので、1ドロワーあたり64コアという構成だ。システム全体では4ドロワー構成(32チップ:256コア)までのSMP構成が可能とされる。ちなみにシステム的には256コアでも、ユーザーが利用できるのは最大200コアに制限されているそうだ。