第856回

1400WのモンスターGPU「Instinct MI350」の正体、AMDが選んだ効率を捨ててでも1.9倍の性能向上を獲る戦略

2026年03月02日 12時00分更新

文● 大原雄介（http://www.yusuke-ohara.com/）　編集●北村／ASCII

鍵を握るのは「配線層（BEOL）」の電力制御
肥大化する消費電力への回答

　省電力についてもいろいろ工夫されているとする。そもそもTSMC N5→N3Eで、同一消費電力で5%程度の動作周波数向上が可能であり、加えてクリティカルパス(そこの速度で回路全体の速度が決まる、一番タイミングが厳しいところ)のみ高速型トランジスタを使い、それ以外は極力省電力型を使う工夫をしたとしている。

省電力に関する工夫。もっともクリティカルパス以外は省電力型のトランジスタを使う、という技法自体はもう当たり前になっているのが昨今の動向ではあるので、今さら書く必要もないのでは？　という気もしなくはない

　全体としての省電力の目標は、Cac/Op(Capacitance per Operation：1回の動作でスイッチされる実効容量のこと)を30%以上削減することだった。Cac/Opというのは、１回の動作でスイッチングされる際の実効容量で、スイッチングに要するエネルギー量はこのCac/Opに比例して大きくなるため、これを減らすのは消費電力削減には重要である。

Activity Based Clock Gatingというのは、実際に動作している状況に応じて細かく不要部分へのクロック供給を停止して回路を休止状態に置くことである。CTSというのはClock Tree Synthesis(クロックツリー合成)で、クロック信号をチップ全体に分配するツリー構造の構築方法である

　しかもProcess Neutral、つまりプロセス微細化で削減される分とは別にこれを実現するというもので、そのための技法として回路設計レベルでの工夫のほか、クロック・ゲーティングをかなり積極的に行なうことで目標を達成しようと苦労したようだ。

　もう一つ示されたのがBEOL(Back End of Line:後工程)での最適化である。BEOLは、要するに配線層である。LSIは、まずトランジスタ層を先に製造し、その後で配線層の構築を行なう。そこでトランジスタ層(と場合によってはその真上のM0～M3の配線層あたりの配線層まで)をFEOL(Front End of Line)、配線層をBEOLと称するわけだが、最近のデザインのトレンドで言うとFEOLにおける消費電力は(主にトランジスタの改良や、M0～M3の改良などによって)微減の方向にある。

　ところがBEOL、つまり配線層が層数の増加などにより消費電力がだんだん増加しつつあり、これがFEOLの減少分を埋めて余るほど大きくなっているので、トータルで消費電力がやや増えるという傾向にあるとしている。このBEOLにおける消費電力の削減もいろいろ工夫したという。

具体的には、配線の配置を「注意」深く行なった(The design also emphasized careful floorplanning)ほか、機械学習ベースの配線ツールを利用してCacの削減に努めたとしている

　ではトランジスタ数を増やしてなにを強化したのか？　まずLDS(Local Data Share)の容量を従来の64KBから160KBに強化している。またMI300X(CDNA3)ではLDSに対して128バイト/サイクルでリードアクセス可能だが、MI350X(CDNA4)ではこれが256バイト/サイクルと2倍になっている。