すでに提供されている着脱可能なファイバーカプラーを使用できる
PICと光ファイバーの接続部の拡大図が下の画像である。要するにこの接続部もPIC構築時にまとめて構築できるので構築が容易、という話である。
基板にV字型の溝を掘り、そこにファイバーを配することでファイバーの中心に光が通るように工夫されている(左図)。ここに通すのは1波(中央図)だけでなく、複数波(右図)も可能
実際にこれを利用して、32本のファイバーを集積した例が下の画像である。127μmピッチで32chなので全体の幅は4mmほど。仮にファイバー1本あたり100Gbpsを流したとして、3.2Tbps/4mm＝0.8Tbps/mmとなり、2022年の目標にかなり近いところまでは来ているわけだ。
ちなみに普通は送受信で別々の光ファイバーを使うことになるが、例えば送信と受信を別々の波長にして1本のファイバーで通信することも可能だし、そもそもWDMでファイバー1本あたり8波長多重にすれば、送受信を別のファイバーにしても3.2Tbps/mmが実現できるので、このあたりはいくらでもやりようがある
このFiber Attachを利用した、Detachable(つまり着脱可能)なファイバーのソリューションをすでに提供しているのがイスラエルのTeramountで、すでにこのGFのFiber AttachをベースにしたUniversal Photonic Couplerその他を提供している。
これは概念図というか模式図であるが、要するにGPUのダイの脇にCPOのダイがあり、そこからファイバーが出てGPU同士の接続などに使える、というものだ
もちろん、必ずしもこれを使わなければいけないというものではなく、例えばBroadcomは独自のFAU(Fiber Array Unit)を提供しているわけだが、要は自社開発しなくても、すでにソリューションとして存在しているのがポイントである。実際、ASICを模したチップへのPlug/Unplugのデモも行なわれている。
機械的強度は今ひとつに見えるが、その代わり最小面積での実装が可能に見える。もっと強度が欲しければ、TeraVERSEを使うのがいいだろう
他にもAyar LabsがやはりDetachable Fiber Couplerをすでにデモしており、複数のソリューションから選ぶことが可能というのも、採用を検討している企業にはうれしい部分だろう。
Ayar Labsは2015年設立のCPOにフォーカスしたスタートアップだが、実は日本のコンポーネントメーカーとの協業も多い
最後にレーザーソースの統合の話だ。先にも少し書いたが、Fotonixではレーザー光源は外部から入力する形になっている。その統合方法が下の画像で、ダイを構成したあとのリフロー(はんだ付け)プロセスで精度を確保して統合できるとしている。
実際にはダイを切り出した後で、通常ならワイヤリングなどを行なう段階でこのレーザーソースを統合する形になる
全体としては、すでにFotonixでは確実性の高い方法で設計や製造がすでに可能になっていることを強く印象付ける講演となった。すでに第2世代、つまり45nm RF SOI CMOSプロセスに移行しているということで、このあたりはTSMCの65nm SOIよりもやや進んでいる。
その一方で、EICの方は自社で作れない(12LPPでも32Gbpsはギリギリというか少し手に余るだろう)ので、これはTSMCあたりに委託しなければいけないのが同社のウィークポイントになっている。このあたりを今後どう舵取りしていくのかが気になる部分だ。
週刊アスキーの最新情報を購読しよう
本記事はアフィリエイトプログラムによる収益を得ている場合があります