ロードマップでわかる！当世プロセッサー事情

第832回

Intel 18AでSRAMは進化したか？ Synopsysが挑む最適化技術とWrite Assistの新アプローチ

放電までの時間を減らすためにSynopsysが導入した新技法
Parallel Boot Injection

　さてここからが実際のSRAMの中身についてである。下の画像は従来型のSRAMの構造である。下側にあたる2つのBCは放電の際のIRドロップが少ないのに対し、下側はM0に起因するIRドロップが大きくなる(下の画像では上と下の2組しか書かれていないが、実際にはここに256個のBCが縦に並んでいるので、256個分のM0に起因するIRドロップが発生する)関係で、放電が十分にできない問題が出てくる。

従来型のSRAMの構造。M0/M2はどちらも配線層であり、BitCell(BC)への供給電圧VDDCは、M0およびM0+M2を並列につなぐ形で供給される

　この場合の電圧ドロップの様子が下の画像に示されている。この原因は、BC同士の接続にM0とM2を併用しているせいで抵抗値が放電経路と異なるためである。

BT-nearが正常な状態で、0の時は0V未満まで落ちる。ところがBT-Farは放電が不十分なので、0Vまで落ち切らないのが問題となる

M2を使わずにM0だけでBC同士の接続が可能になったのはBSPDNの採用のお陰と言えるかもしれない

　そこで、「M0のみで接続することで抵抗値を一致させる」「ホールド線(2つ上の画像では一番上に位置している)の場所を一番下にする」という2つを変更した。こうすることで、ちゃんと放電できるようになったわけだ。

やや時間はかかるが、BT-farの場合でも0.26nsあたりで0Vまで落ちて、ちゃんと放電できるようになった

　この「ちゃんと放電させる」仕組みをこれまで担保していたのがNBLの仕組みである。前頁の画像で、M2層にWA Boost Cap(Write Assist Boost Capacitor)という記述があるが、下の画像で言えばBEOL Capがこれに相当する。

NBLの仕組みである。BEOL capの容量(≒面積)も大きくとらないといけないので、これがSRAM密度を下げる一因となっていた

　M2層を利用したキャパシタはブーストキャパシタと呼ばれるが、ここに蓄えられた電荷がNSと書かれたFETのソースと結合することで、強制的にNDから電荷を引き抜くという形でNBLが動作する。これは確実に電荷を引き抜くという点では効果的なのだが、その反面CM(Column Mux)/ND/NSという3つのFETに過大な負電荷をかけてしまうことと、この放電に時間がかかる関係で遅延が生じやすいのが問題となっていた。

　過大な負電荷は、ADM(Access Disturb Margin)と呼ばれる、SRAMの信頼性の指標に大きな影響を与えるもので、それもあって例えば前回も説明したようにIntel 18AのSRAMではNBL write assistがオプション扱いになっている。確実な性能を取るか、安定性を取るかという話だ。

　これに対してSynopsysでは新しくParallel Boot Injectionと呼ばれる技法を導入した。Bit LineはFETが2つ(2スタック)に減らされたことで放電までの時間を減らし、またキャパシタとセルの間にNBSTを挟み込み、これでキャパシタ充電の高速化およびセル放電中のBL Clampingが可能になったとする。結果的に、書き込みドライバのサイズを半分に、キャパシタのサイズも小さくでき、また漏れ電流の削減も可能になったうえ、ADMの悪化も防げるようになったとしている。

Parallel Boot Injection。回路的に言えばNBSTが新たに追加された分複雑になっているはずだが、トータルとしては面積の削減になったとする

　実際にIntel 18Aを利用して試作したシリコンでの動作結果が下の画像で、Write Assistなしでも0.675V以上なら、Write Assistありなら0.5V以上での動作を確認できたとしており、Write Assistなしで37.8Mbit/mm²、Write Assistありでも37.2Mbit/mm²を達成できた、としている。

Intel 18Aを利用して試作したシリコンでの動作結果。テストは-40℃・25℃・125℃の３つで実施されたが、ここでは-40℃と125℃の結果を示している

左のTest Chipの細かい黒丸の中身が右の写真となる。右の方が7041μm²で2048×128bitだから37.231Mbit/mm²となる計算。Write AssistなしだとWL Boosterの面積がさらに削除できるのだろう

　今回の発表内容は、SynopsysのEDAツールを使ってIntel 18Aプロセスを利用しようという顧客には良い選択肢になるように思える。ただ"small bit-count range"向けということはL2/L3向けではないことになるあたりは、使いどころが限られそうではある。高速向けではないあたり、スクラッチパッドにも向いてない気もする。なにより、Intel 18Aを使おうという顧客を見つけるのが最初の課題になるかもしれない。