Zen 5cベースのCCDはCCXあたりのコア数が16コアに増量
メモリーはDDR5-6000に対応
次にCCDそのものついて。Zen 5ベースのCCDに関してはこれはRyzen 9000シリーズと共通なので説明の必要がないが、Zen 5cベースのCCDについてはけっこう大きな変更があった。上の画像の右下にもあるが、CCXあたりのコア数が16コアに増量されているのである。
Bergamo、つまりZen 4cの場合は8コアCCXを2つ、1つのダイに収める形になっており、2つのCCXの間の通信は一度IODを経由する(しかも1chのGMI3を使って行なう)ためにおそろしく効率が悪かった。これはZen 4cの設計コストを最小限に抑えるための工夫であったが、Zen 5cでは当初からこのあたりの改善を図ったようで、16コアCCXに切り替わった。これにより1つのダイの中での通信のレイテンシーとスループットの両方が大幅に改善されたものと考えられる。
次にメモリー回りについて。まず対応するメモリーが最大DDR5-6000になった。
DDR5-6000が可能なのは1 DIMM/chの場合であり、2 DIMM/chでは引き続きDDR5-4400が上限と思われるのだが、これは現在確認中である
この表現が非常に微妙で、別のスライド（下の画像）には"12ch DDR5-6400"と書いてあったりする。
一口でまとめれば「技術的にはDDR5-6400までいける」という話である
ただし脚注を読むと"5th Gen EPYC processors support DDR5-6400 MT/s for targeted customers and configurations. 5th Gen production SKUs support up to DDR5-6000 MT/s to enable a broad set of DIMMs across all OEM platforms and maintain SP5 platform compatibility"とあったりする。
要するに、メモリーコントローラーそのものはDDR5-6400まで対応できているが、現時点ではまだDDR5-6400のRDIMMや3DS DIMMが存在しておらず、検証が不可能である。検証できているのはDDR5-6000までなので、製品としてはDDR5-6000までをサポートしている、ということらしい。
第5世代EPYCはMRDIMMをサポートしている？
技術的にはサポートしておりJEDECでの標準化を待っている状態か
これにからんでもう1つ、MRDIMMに関して今回Gen 5 EPYCでは一切言及がなかった。ただ間接的な言及ではあるが、下の画像の下の方に"25% improvement in DRAM speed (4800 -> up to 6000) using JEDEC-standard (nonproprietary) DIMMs"という表現があるのがわかる。
同じSP5プラットフォームといってもBIOSアップデートは必須である
これはなにを言っているかと言えば、連載786回で説明したようにXeon 6はMRDIMM-8800をサポートしており、こちらはDIMM 1chあたり70.4GB/秒の帯域を持つことになる。
MRDIMM-8800と比較すればDDR5-6000は48GB/秒なので帯域的にはおよばないが、問題はMRDIMMはまだJEDECでの標準化が終わっていないことだ。AMDとしては非標準のメモリーはサポートしないという方針を貫いており(EPYCだけでなくRyzenもそうだし、RadeonでGDDR6X DRAMをサポートしないのも同じである)、これは「JEDEC標準に準拠したメモリーを使いながら、DDR5-4800→DDR5-6000で25%帯域を増やした」と言っていることになる。
「ではJEDECでMRDIMMの標準化が完了したら、第5世代EPYCでもMRDIMMをサポートするのか？」という問い合わせをやはりAMDに投げている(が、返事はまだである)。AMDのMRDIMMへの取り組みが前向きであることを考えると、すでに技術的にはMRDIMMのサポートは完了しており、ただし標準品での検証が終わるまではサポート対象としない、といったアプローチではないかと思われる(これはDDR5-6400も同じであるが)。
週刊アスキーの最新情報を購読しよう
