PCI-Eスロットが不要に？ NVIDIA次世代GPU“Pascal”発表

2014年03月26日 17時15分更新

　GTCは3月24日から27日にかけて、世界中からGPUに関わる開発者らを集めて開催されている。25日には実質的なオープニングイベントとなる同社のジェン・スン・ファン（Jen-Hsun Huang）CEOによる基調講演が行なわれ、その冒頭でGPUの次世代アーキテクチャーとなる“Pascal”がアナウンスされた。

　2016年に出荷を予定する“Pascal”は、現行のグラフィックボードがもつ性能上のボトルネックを解消すべく、いくつかの新しい技術が盛り込まれる。ひとつは“NVIDIA NVLink”だ。これまでグラフィックボードをマザーボードのPCI Express（以下、PCI-E）スロットに挿すことで、CPUとGPUの間のバスをPCI-E経由としてきたが、新しいインターコネクトを設けてCPUとGPU間の接続を一新させる。これによりこの間の帯域幅は5倍から12倍に向上すると紹介している。

↑2016年の登場予定の次世代GPUアーキテクチャ“Pascal”のモジュールを手にするNVIDIAのジェン・スン・ファンCEO。NVLinkの採用で、これまでのグラフィックカードのようにPCI-Eスロットへのコネクターはなくなって1/3程度に小型化。

↑ボトルネックは帯域幅。CPUのメモリーアクセスが毎秒60GB、GPUは毎秒288GBでメモリーアクセスしているにもかかわらず、CPUとGPU間はPCI-E経由で毎秒16GBの帯域幅しかない。

↑“NVIDIA NVLink”でこのボトルネックの解消を目指す。NVLinkはCPUとGPU間だけでなく、マルチGPU環境におけるGPU同士の相互メモリーアクセスにも寄与する。

　もちろんPCI-Eのスロット経由ではなくなることで、既存のマザーボードにそのまま挿すことはできなくなるが、これから出荷までの時間で“NVIDIA NVLink”を利用できるリファレンスのマザーボードを導入したり、マザーボードベンダーに採用を働きかけるなどの対応がとられるものと見られる。合わせて、Pascal世代においてもPCI-Eのサポートは継続するとしているので、従来通りの形状のグラフィックカードも提供されるものと予想される。

　NVIDIA NVLinkの導入に際しては、よりCPU側の帯域幅が広いPower系のプロセッサーを扱うIBMが賛同を示しており、Power系では比較的スムーズにNVLinkの導入が進む可能性がある。x86系でもハイエンドのグラフィックワークステーション、あるいはゲーミングプラットホームなど高付加価値の製品が導入のきっかけになるだろう。

↑Pascalでは、NVLinkの導入で、PCI-E接続に比べて5倍から12倍の帯域幅を実現。3D Memory技術により、同面積で2倍から4倍の実装密度と帯域幅をもたせる。一方、スロット部分の解消や、実装面積の縮小などでボード自体は1/3程度に小型化。

　また、GTC2013時点のロードマップでは、このPascalの位置に“Volta”があり“Stacked DRAM”をフィーチャーすることになっていたが、今回のロードマップ更新で“3D Memory”としてPascalでの主要技術に統合される。3D Memoryは、ウェハー上にDRAMを積層化して搭載することで、ゲートをより短くしてメモリーアクセスの帯域幅を増やすとともに上方向に積み重ねることで、同一の面積により多くのメモリーを搭載する技術となる。

↑3Dメモリー。ウェハー上にDRAMを積層する。これによりGPUとメモリーが縦方向で連結されてゲートが短くなり帯域幅を増やすことができる。加えて上方向に積み上げることで、実装面積自体も小さくでき、グラッフィックボードの小型化にもつながる。

　PCI-Eスロットに挿すことのない形状、そしてメモリーを上方向に積み上げて実装することから、基調講演でジェン・スンCEOが手にしたPascalのモジュールは、既存のグラフィックボードに比べて1/3ほどの大きさになっている。

　ちなみにPascalは、パスカルの定理で知られる17世紀のフランスの数学・哲学者。NVIDIAのGPUアーキテクチャーは、現行のKeplerがドイツの数学・天文学者、今年登場したMaxwellがスコットランドの数学・物理学者と、Pascalを含めて歴史上の著名な数学者が開発コードネームとなっている。